XILINX-2.PNG

MECHATROLINK.PNG

Intel_logo.jpg

パートナーシップ     







MECHATROLINK-Ⅲ対応製品

MECHATROLINK_LOGO_color.jpg





産業機器・ロボット制御向けの高速通信制御IPや通信ボード、
評価環境をご提供




通信ボード・評価環境は各種カスタマイズも可能。





INtime

INtime.jpg



産業用制御システム向けのリアルタイムOSで、株式会社マイクロネット様から販売されます。
INtimeの詳細はこちらへ





MECHATROLINK-Ⅲとは?

主に産業機器向けのオープンフィールドネットワークで、Ethernetを物理層とした最大転送100Mbit/secの通信規格です。
高速なサイクリック通信と大容量メッセージ通信を可能とし、最大62スレーブに対する同期性が保証されます。

システックはMECHATROLINK協会(MECHATROLINKを世界に普及させる為に設立された、MECHATROLINK製品開発
メンバー及びMECHATROLINKユーザで構成される組織です。モーションフィールドネットワークMECHATROLINKファ
ミリーの構築を積極的に推し進めています)の一般会員であり、PCを利用したシステム提案や検討を行うPC技術部会にも
参画しております。

高速通信ボード、FPGA評価環境




通信ボード・評価環境は各種カスタマイズも可能。


オリジナルIPラインナップ


関連資料の閲覧にはパスワードが必要になります。パスワード発行は、 ユーザー登録フォームからお申し込みください。

分類 IP名称 機能/概要 対応
デバイス
関連資料
PCIe End Point
SYPCIE-W/L
(カタログ有)
ALTERA社向け
XILINX社向け
FPGAハードマクロを使用し、DMA W/RおよびMemory W/Rを行うデザイン
  • ・Gen1-1~8、Gen2-1~8、Gen3-1~8に対応
  • ・Memory W/R空間をパラメータにて変更可能
  • ・Scatter gather対応
  • ・データ転送量をユーザー側からの入力信号で設定可能
  • ・DMA転送完了後、完了ステータスをユーザーへ送信
  • ・DMA Write/Read及び各チャンネルの同時動作可能
※各デバイスにより仕様制限あり
ALTERA
XILINX
ico_pdf.gif ALTERA社CycloneⅤ向け
  IP機能仕様書.pdf

ico_pdf.gif Xilinx社 7シリーズ向け
  IP機能仕様書.pdf
Root Complex
SYPCIE-RC
(カタログ有)
FPGAハードマクロを使用し、Configuration Write/ReadおよびMessage,
Memory Write/Readを行うデザイン
  • ・Gen1-1~8、Gen2-1~8に対応 ※Gen3-1~8は開発中
  • ・DeviceへのConfiguration Write/Read(Type0/Type1)に対応
  • ・DeviceへのMessage出力に対応
  • ・DeviceへのMemory Write/Read出力(Single Access)に対応
  • ・ベンダID, デバイスID, リビジョンIDをXilinxコア設定にて変更可能
XILINX
ico_pdf.gif Xilinx社 7シリーズ向け
  IP機能仕様書.pdf
PCI SYPCI-TR PCI上で動作を行うターゲットモデル
  • ・PCIバスインターフェース仕様V2.1準拠
  • ・コンフィギュレーション/メモリアクセス対応
  • ・各アクセスはシングルアクセスのみ
  • ・PCIインタラプト使用
  • ・PCIコンフィギュレーションレジスタ内蔵
  • ・スペシャルサイクル/リソース・ロック/高速Back-to-Back非対応
Any ico_pdf.gif SYPCI-TR機能仕様書.pdf
SYPCI-TI PCI上で動作を行うターゲットモデル
  • ・PCIバスインターフェース仕様V2.1準拠
  • ・コンフィギュレーション/メモリアクセス対応
  • ・コンフィギュレーションアクセスはシングルアクセスのみ
  • ・メモリアクセス時は内部搭載FIFO段数までバースト可能
  • ・PCIインタラプト使用
  • ・PCIコンフィギュレーションレジスタ内蔵
  • ・メモリアクセス・データR/W用FIFO内蔵
  • ・ISAライクなローカルバスIF
  • ・スペシャルサイクル/リソース・ロック/高速Back-to-Back非対応
ico_pdf.gif SYPCI-TI機能仕様書.pdf
SYPCI-M PCIバス上でイニシエータとして動作を行うマスタモデル
  • ・PCIバスインターフェース仕様V2.1準拠
  • ・メモリアクセス対応
  • ・バーストアクセス対応
  • ・PCIインタラプト使用
  • ・スペシャルサイクル/リソース・ロック/高速Back-to-Back非対応
ico_pdf.gif SYPCI-M機能仕様書.pdf
シリアルIF SYI2C-S I2Cバス上で動作を行うスレーブモデル
  • ・シリアルデータライン(SDA)とシリアルクロックライン(SCL)の2本のバスで構成
  • ・シングル/バーストアクセス指定可能
  • ・バックエンドとはCPUライクなインターフェース
  • ・I2Cバスリードデータ出力時のWAITが可能(SCL出力)
Any ico_pdf.gif SYI2C-S概要仕様書.pdf
SYI2C-MR I2Cバス上で動作を行うマスタモデル
  • ・シリアルデータライン(SDA)とシリアルクロックライン(SCL)の2本のバスで構成
  • ・マルチマスタバス未対応(衝突検出機能無し)
  • ・SCLラインのウェイト機能
  • ・I2Cアクセス周波数設定可能
  • ・100K及び400Kモード転送に対応
ico_pdf.gif SYI2C-MR機能仕様書.pdf
SYI2C-M I2Cバス上で動作を行うマスタモデル
  • ・シリアルデータライン(SDA)とシリアルクロックライン(SCL)の2本のバスで構成
  • ・マルチマスタバス未対応(衝突検出機能無し)
  • ・シングル/バーストアクセス指定可能
  • ・I2Cアクセス周波数設定可能
ico_pdf.gif SYI2C-M機能仕様書.pdf


PAGETOP